日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月11日

出 願 番 号

Application Number:

特願2002-202090

[ST.10/C]:

[JP2002-202090]


出 願 人

Applicant(s):

富士電機株式会社

2003年 3月24日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

02P01030

【提出日】

平成14年 7月11日

【あて先】

特許庁長官殿

【国際特許分類】

H02M 3/24

【発明者】

【住所又は居所】

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式

会社内

【氏名】

吉田 豊

【特許出願人】

【識別番号】

000005234

【氏名又は名称】

富士電機株式会社

【代理人】

【識別番号】

100092152

【弁理士】

【氏名又は名称】

服部 毅巌

【電話番号】

0426-45-6644

【手数料の表示】

【予納台帳番号】

009874

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書

【包括委任状番号】 9607796

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 DC-DCコンバータ・

【特許請求の範囲】

【請求項1】 半導体スイッチをオンオフして、負荷に対して所定の電圧レベルに変換された直流電圧を供給するDC-DCコンバータにおいて、

少なくとも第1のフィードバック制御方式と第2のフィードバック制御方式とのいずれかに切替え可能に構成され、前記負荷を流れる負荷電流が所定値を越えて小さくなる領域においては前記第2のフィードバック制御方式を選択するとともに、前記負荷に供給される電圧レベルが変化するときは前記負荷電流の大きさにかかわらず前記第1のフィードバック制御方式を選択することを特徴とするDCコンバータ。

【請求項2】 前記第1のフィードバック制御方式をパルス幅変調(PWM)制御方式、第2のフィードバック制御方式をパルス周波数(PFM)制御方式とすることを特徴とする請求項1記載のDC-DCコンバータ。

【請求項3】 半導体スイッチをオンオフして、負荷に対して所定の電圧レベルに変換された直流電圧を供給するDC-DCコンバータにおいて、

前記半導体スイッチのスイッチング周波数を規定する三角波信号を生成する発 振手段と、

基準電圧として指令される出力電圧制御信号と前記負荷に供給される電圧レベルに応じて変化するフィードバック信号との差電圧を増幅する増幅手段と、

PWM制御方式、あるいはPFM制御方式のいずれかのフィードバック制御方式に切り替えて前記発振手段の三角波信号と前記増幅手段の差電圧とを比較するとともに、前記半導体スイッチをオンオフする駆動用パルス信号のパルス幅を変調するパルス幅変調制御手段と、

前記パルス幅変調制御手段のフィードバック制御方式を切り替える際に、前記 負荷に流れる負荷電流が所定値を越えて小さくなる領域においては前記PFM制 御方式を選択するとともに、前記負荷に供給される電圧レベルが変化するときは 前記負荷電流の大きさにかかわらず前記PWM制御方式を選択する制御方式選択 手段と、 を備えることを特徴とするDC-DCコンバータ。

【請求項4】 前記制御方式選択手段は、前記負荷電流の大きさを判定する 負荷電流判定回路と、前記負荷に供給される電圧レベルの変化を検出する電圧変 化検出回路とを備えることを特徴とする請求項3記載のDC-DCコンバータ。

【請求項 5 】 前記電圧変化検出回路は、前記基準電圧として指令される出力電圧制御信号の変化量、及び前記負荷に実際に供給された出力電圧信号の変化量に基づいて、前記負荷に供給される電圧レベルの変化を検出することを特徴とする請求項 4 記載のDC-DCコンバータ。

【請求項6】 前記電圧変化検出回路は、前記増幅手段から出力される差電圧と前記増幅手段へのフィードバック信号とのバランスに基づいて、前記負荷に供給される電圧レベルの変化を検出することを特徴とする請求項4記載のDC-DCコンバータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体スイッチをオンオフして、所定の電圧レベルに変換された 直流電圧を負荷に供給するDC-DCコンバータに関し、特に、出力電圧が変化 する場合でも半導体スイッチのスイッチング損失を低減するようにしたDC-D Cコンバータに関する。

[0002]

【従来の技術】

半導体スイッチをオンオフして直流電圧の変換を行うDC-DCコンバータは、負荷に供給される出力電圧を一定の値に保つように、半導体スイッチのフィードバック制御を行っている。この場合に、負荷電流が定格電流の20~30%以下になってくると、半導体スイッチのオンオフによる電圧変換効率が極端に低下してくる。そこで、軽負荷においても電圧変換効率を低下させないためには、負荷電流の減少に対応してスイッチング周波数を低下させて、スイッチングに伴う損失を低減する方法が知られている。

[0003]

従来から、DC-DCコンバータにおけるフィードバック制御方式には、PWM(Pulse Width Modulation)やPFM(Pulse Frequency Modulation)などの方式が知られている。また、例えば、特開平11-155281、特開2001-112251、特開2001-157446などの公報には、負荷電流の減少に伴いスイッチング周波数を下げることで、広い負荷領域において高い効率を維持するPFM制御方式をPWM制御方式に併用するDC-DCコンバータの発明が示されている。

[0004]

最初に、DC-DCコンバータのPWM制御について説明する。

図17は、PWM制御方式の降圧DC-DCコンバータの一例を示す回路図である。

[0005]

このDC-DCコンバータは、入力電源電圧Vinを所定の電圧レベルに変換して、負荷LOADに供給するものであって、エラーアンプAmp1、位相補償用のコンデンサC1、位相補償用の抵抗R1、帰還抵抗R2,R3、発振回路OSC2、パルス幅変調用コンパレータCmp1、出力用のPchトランジスタ(MOSFET)P1、Nchトランジスタ(MOSFET)N1、チョークコイルL、ドライブ回路Dr1,Dr2、及び平滑コンデンサCoutから構成されている。

[0006]

PWM制御方式の降圧DC-DCコンバータは、出力電圧信号Voutを定める出力電圧制御信号Vcontに対して、DC-DCコンバータの出力電圧信号Voutが抵抗分圧されたフィードバック信号Vfbを等しくするように動作する。例えば出力電圧信号Voutの分圧を行う帰還抵抗R2とR3の抵抗値が等しい場合には、出力電圧信号Voutは出力電圧制御信号Vcontの2倍の電圧値となる。

[0007]

エラーアンプAmp1には、出力電圧制御信号Vcontがプラス入力端子に接続され、フィードバック信号Vfbがマイナス入力端子に供給されている。ま

た、エラーアンプAmp 1 は位相補償用の抵抗R 1 とコンデンサC 1 を使って積分回路を形成している。エラーアンプ出力信号 Verrと発振回路OSC 2 から出力される三角波信号 Vosc 2 は、それぞれパルス幅変調用コンパレータ Cmp 1 に入力される。PchトランジスタP 1 は、そのソース、及びドレインがそれぞれ入力電源電圧 Vinとチョークコイル Lとに接続され、ドライブ回路 Dr1 によりゲートが駆動される。NchトランジスタN 1 は接地電位(GND)とチョークコイル Lとに接続され、ドライブ回路 Dr2 によりゲートが駆動される。チョークコイル Lと下滑コンデンサCoutにより直流化された出力電圧信号 Voutは、負荷 LOADに供給される。

[0008]

つぎに、DC-DCコンバータのPWM制御動作について説明する。

パルス幅変調用コンパレータCmp1には、予め定められた周波数で発振する発振回路OSC2から出力される三角波信号Vosc2と、エラーアンプ出力信号Verrとが入力され、パルス幅変調信号Vcmpがドライブ回路Dr1,Dr2に対して出力される。パルス幅変調信号VcmpがLowのときPchトランジスタP1がオンし、HighのときNchトランジスタN1がオンする。PchトランジスタP1とNchトランジスタN1のゲートが同時にオンして入力電源電圧Vinから接地電位GNDに向けて貫通電流が流れないように、それぞれドライブ回路Dr1,Dr2ではタイミング調整を行っている。

[0009]

PchトランジスタP1のオン期間には、入力電源電圧VinからチョークコイルLを介して平滑コンデンサCoutに電荷が流れ込み、チョークコイルLを流れる電流値はオン期間に増加する。一方、NchトランジスタN1のオン期間には、接地電位GNDから平滑コンデンサCoutに電荷を送り込み、この期間にチョークコイルLを流れる電流値は減少する。出力電圧信号Voutを帰還抵抗R2,R3で分圧して生成したフィードバック信号Vfbは、出力電圧制御信号VcontとともにエラーアンプAmp1に入力されることによって、Vfb=Vcontとなるようフィードバック制御が働く。

[0010]

このフィードバック制御について、図18に示す動作波形を用いて具体的に説明する。図18(a)(b)は、降圧DC-DCコンバータにおけるPWM制御の動作波形を示す波形図である。

[0011]

いま、PchトランジスタP1のオン期間をton、NchトランジスタN1のオン期間をtoffとすると、

Vout/Vin=ton/(ton+toff)

の関係がある。以下では、この $\{ton/(ton+toff)\}$ をデューティ比という。

[0012]

ここで、エラーアンプ出力信号Verrが図18(a)の状態から同図(b)に示すように低下する場合を考える。負荷LOADに流れる電流(負荷電流)が変動して出力電圧信号Voutが上昇した場合、出力電圧信号Voutを抵抗分圧しているフィードバック信号Vfbも上昇する。その結果、エラーアンプ出力信号Verrは低下するのでオン期間tonが減り、NchトランジスタN1のオン期間toffが増えて、出力電圧信号Voutの電圧値を下げようとする。このようにDC-DCコンバータにおけるフィードバック制御が働くために、負荷LOADに流れる電流が変化しても出力電圧信号Voutが一定に保たれることになる。

[0013]

つぎに、PFM制御方式について説明する。

図19は、PFM制御のDC-DCコンバータの一例を示す回路図である。このDC-DCコンバータは、エラーアンプAmp1、位相補償用コンデンサC1、位相補償用抵抗R1、帰還抵抗R2,R3、発振回路OSC3、パルス幅変調用コンパレータCmp1、ワンショット回路Oneshot、出力用のPchトランジスタ(MOSFET)P1、チョークコイルL、ドライブ回路Dr1、及び平滑コンデンサCoutから構成されている。

[0014]

図17に示した回路と同様に、DC-DCコンバータの出力電圧信号Vout

の抵抗分圧されたフィードバック信号 V f b が、外部から与えられる出力電圧制御信号 V c o n t に対して等しくなるように動作する。例えば出力電圧信号 V o u t の分圧を行う帰還抵抗 R 2 と R 3 の抵抗値が等しい場合には、出力電圧信号 V o u t は出力電圧制御信号 V c o n t の 2 倍の電圧値となる。

[0015]

エラーアンプAmp1には、出力電圧制御信号Vcontがプラス入力端子に接続され、フィードバック信号Vfbがマイナス入力端子に接続されている。また、エラーアンプAmp1は位相補償用の抵抗R1とコンデンサC1を用いた積分回路を形成している。エラーアンプ出力信号Verrと発振回路OSC3から出力される三角波信号Vosc3は、それぞれパルス幅変調用コンパレータCmp1に入力される。また、エラーアンプ出力信号Verrは発振回路OSC3にも入力されている。PchトランジスタP1のソース、及びドレインはそれぞれ入力電源電圧VinとチョークコイルLとに接続され、ドライブ回路Dr1によりゲートを駆動される。PchトランジスタP1のゲート信号には、ワンショット回路Oneshotの出力バルス信号が使用される。ワンショット回路Oneshotは、パルス幅変調信号Vcmpの立下り変化点をトリガーにして、一定時間幅のパルス信号を生成するものである。還流ダイオードD1は接地電位GNDとチョークコイルLとの間に接続される。チョークコイルLと平滑コンデンサCoutにより直流化された出力電圧信号Voutは、負荷LOADに供給される。

[0016]

出力電圧制御信号Vcontの電圧値を上げた場合は、エラーアンプ出力信号 Verrが上昇し、発振回路OSC3から出力される三角波信号Vosc3の発振周波数は上昇する。この結果、pchトランジスタP1のスイッチング周波数が増えるため、チョークコイルLを通って平滑コンデンサCoutに流れ込む電流は増え、出力電圧信号Voutは上昇する。このように、PFM制御方式においても、出力電圧制御信号Vcontの電圧値に応じて出力電圧信号Voutの大きさがフィードバック制御される。

[0017]

図20は、DC-DCコンバータにおけるPFM制御の動作波形を示す波形図である。

同図(a)には、パルス幅変調用コンパレータCmp1に入力するエラーアンプ出力信号Verrと三角波信号Vosc3を示している。発振回路OSC3からはエラーアンプ出力信号Verrに応じた周波数の三角波信号Vosc3が入力される。

[0018]

同図(b)には、パルス幅変調信号Vcmpを示している。パルス幅変調用コンパレータCmp1では、入力したエラーアンプ出力信号Verrと三角波信号Vosc3とが比較され、パルス幅変調信号Vcmpをワンショット回路Oneshotに出力する。

[0019]

[0020]

同図(c)には、ワンショット回路Oneshotから出力されるパルス信号 Vp1sを示している。パルス信号Vp1sは、パルス幅変調信号Vcmpの立下り信号をトリガーにして、一定の時間幅tpu1seのパルスとしてドライブ 回路Dr1に出力される。このパルス信号Vp1sがLowの期間に、PchhランジスタP1はドライブ回路Dr1によりオンされるため、チョークコイルLには入力電源電圧VinからPchhランジスタP1を通って電流が流れ込む。

同図(d)には、チョークコイルLに流れる電流波形を示している。このコイル電流は、PchトランジスタP1がオンした後、Oから(Vin-Vout)/Lの時間に対する傾きで電流値が増加する。PchトランジスタP1がオフした後、チョークコイルLには接地電位GNDから還流ダイオードD1を通って電流が流れる。このときの電流値は、Vout/Lの時間に対する傾きで減少する

[0021]

出力電圧信号Voutを帰還抵抗R2、R3で分圧することにより生成したフィードバック信号Vfbは、出力電圧制御信号VcontとともにエラーアンプAmp1に入力される。その結果、Vfb=Vcontとなるようフィードバッ

ク制御が働く。

[0022]

出力電圧信号Voutは、実際には、平滑コンデンサCoutから負荷LOA Dに流れ出す電流と、チョークコイルLを介して平滑コンデンサCoutに流れ込む電流の和によって決まるため、両者が等しくなるようフィードバック制御が行われている。すなわち、負荷電流が減少した場合には出力電圧信号Voutは上昇し、出力電圧信号Voutを抵抗分圧しているフィードバック信号Vfbも上昇する。そのためエラーアンプ出力信号Verrが低下して、三角波信号Vosc3の発振周波数を低下させる。この結果、PchトランジスタP1のスイッチング周波数が減るため、チョークコイルLを通って平滑コンデンサCoutに流れ込む電流は減る。

[0023]

このようにして、PFM制御方式のDC-DCコンバータにおいてもフィードバック制御が働き、負荷電流が変化しても出力電圧信号Voutを一定に保つことができる。

[0024]

一方、近年になって出力電圧を高速に変化させながらDC-DCコンバータを使用したいという要望が多くなっている。従来のDC-DCコンバータでは、固定の基準電圧をもとに一定の出力電圧を生成するものであったが、固定した基準電圧に代えて、例えば変化する外部入力電圧を基準電圧として与え、この基準電圧にDC-DCコンバータの出力電圧を追従して変化させるという回路方式が望まれている。

[0025]

例えば、W-CDMA方式の携帯電話機に使われるパワーアンプにおいては、 携帯電話機に内蔵した電源の消費電力を抑える必要があった。そこで、携帯電話 機と電波の送受信を行う基地局との距離が近いときに送信電力を小さく抑えるな ど、パワーアンプへ供給する電源電圧も、必要となる送信電力の大きさに応じて 変えるようにしている。

[0026]

こうした広範囲の入力電圧及び負荷変動に対応して出力電圧を安定して制御可能にするために、特開2001-258245の公報には、広範囲の入力電圧変動および負荷変動に対して一次側駆動回路のスイッチを時比率変調方式及び周波数変調方式に切り替えるようにしたコンバータの発明が開示されている。

[0027]

【発明が解決しようとする課題】

このように、PWM/PFM切替え機能を有するDC-DCコンバータでは、一般に幅広い負荷領域で高効率を維持しながら、出力電圧信号Voutを一定に保つことができることが知られている。ところが、軽負荷条件下において基準電圧として入力される出力電圧制御信号Vcontが急激に変化する場合があって、DC-DCコンバータを一律にPFM制御によって動作させると、こうした変化に対する出力電圧信号Voutの応答性が悪くなる。

[0028]

この出力電圧信号Voutの応答性について、さらに説明する。

図21は、PFM制御において出力電圧信号Voutが変化する様子を示す信号波形図である。同図(a)に示すように、出力電圧制御信号Vcontを時刻t1で上げ、時刻t3で下げる。このような出力電圧制御信号Vcontの変動に伴って、出力電圧信号Voutも電位Vout1から電位Vout2まで、時間Tr1をかけて上昇し、電位Vout2から電位Vout1まで、時間Tf1をかけて下降する(同図(b))。平滑コンデンサCoutにより形成された出力容量に対する電流量は、出力電圧信号Voutの増減に伴い平滑コンデンサCoutの電荷が増減するための電流と、負荷電流との和である。ここでは、説明を簡単化するために、同図(c)に示すように負荷電流は出力電圧信号Voutの大きさにかかわらず一定とする。また、同図(d)に示すように、平滑コンデンサCoutの電荷を増減するため電流の流れ込みと吐き出しが生じる。

[0029]

ところが、PFM制御の場合は図21(e)のコイル電流波形に示すように、電流値の増減をスイッチング周波数の増減で制御しているために、PWM制御とは異なり、急激な変化には対応できないという問題があった。

[0030]

[0031]

この発明の目的は、広い負荷領域において高効率を維持すると同時に、軽負荷条件下でも出力電圧信号の応答性を低下させないDC-DCコンバータを提供することにある。

[0032]

【課題を解決するための手段】

上記目的を達成するために、半導体スイッチをオンオフして、負荷に対して所定の電圧レベルに変換された直流電圧を供給するDC-DCコンバータが提供される。このDC-DCコンバータは、少なくとも第1のフィードバック制御方式と第2のフィードバック制御方式とのいずれかに切替え可能に構成され、前記負荷を流れる負荷電流が所定値を越えて小さくなる領域においては前記第2のフィードバック制御方式を選択するとともに、前記負荷に供給される電圧レベルが変化するときは前記負荷電流の大きさにかかわらず前記第1のフィードバック制御方式を選択するものである。

[0033]

この発明のDC-DCコンバータでは、出力電圧が変化するときは負荷状態にかかわらずPWM制御を行わせることで、出力容量の充放電電流を短期間で増減でき、出力電圧の遷移時間を短縮できる。

[0034]

【発明の実施の形態】

以下、この発明の実施の形態について、図面を参照して説明する。

図1は、この発明のDC-DCコンバータの一例を示す回路図である。

[0035]

このDC-DCコンバータは、入力電源電圧Vinを所定の電圧レベルに変換して、負荷LOADに供給するものであって、エラーアンプAmp1、位相補償用コンデンサC1、位相補償用抵抗R1、帰還抵抗R2,R3、発振回路OSC1、パルス幅変調用コンパレータCmp1、ワンショット回路Oneshot、マルチプレクサ回路Mux1,Mux2、ドライブ回路Dr1,Dr2、出力用のPchトランジスタ(MOSFET)P1、Nchトランジスタ(MOSFET)N1、チョークコイルL、ドライブ回路Dr1,Dr2、平滑コンデンサCout、及びPWM/PFM決定回路10から構成されている。

[0036]

PWM/PFM決定回路10は、入力電源電圧Vin、ドライブ回路Dr1から出力されるゲート信号Gp1、電圧信号Lx、エラーアンプ出力信号Verr、パルス幅変調信号Vcmp、出力電圧制御信号Vcont、及び出力電圧信号Voutが供給され、制御方式を切り替えるための切替え信号PWM/PFMを出力するものである。

[0037]

エラーアンプAmp1には、出力電圧制御信号Vcontがプラス入力端子に接続され、出力電圧信号Voutを抵抗R1,R2で分圧して生成したフィードバック信号Vfbがマイナス入力端子に接続されている。エラーアンプAmp1は位相補償用抵抗R1と位相補償用コンデンサC1を使って積分回路が形成される。エラーアンプAmp1からは、エラーアンプ出力信号Verrがパルス幅変調用コンパレータCmp1のマイナス入力端子と発振回路OSC1の入力端子に供給されている。また、発振回路OSC1から出力される三角波信号Vosc1は、パルス幅変調用コンパレータCmp1のプラス入力端子に入力される。

[0038]

パルス幅変調用コンパレータCmp1のパルス幅変調信号Vcmpは、ワンショット回路Oneshot、及びマルチプレクサ回路Mux1, Mux2の入力端子「1」に供給される。また、ワンショット回路Oneshotの出力はマル

チプレクサ回路Mux1の入力端子「0」に接続される。さらに、マルチプレクサ回路Mux2の入力端子「0」は接地されている。マルチプレクサ回路Mux1, Mux2の出力端子「OUT」は、それぞれドライブ回路Dr1とドライブ回路Dr2を介してPchトランジスタP1とNchトランジスタN1のゲートに供給される。なお、マルチプレクサ回路Mux1, Mux2の制御入力端子「s」には、PWM/PFM決定回路10から切替え信号PWM/PFMが供給されている。

[0039]

出力用のPchトランジスタP1のソース、及びドレインはそれぞれ入力電源電圧VinとチョークコイルLとに接続され、ドライブ回路Dr1によりゲートを駆動される。NchトランジスタN1は接地電位GNDとチョークコイルLとに接続され、ドライブ回路Dr2によりゲートを駆動される。チョークコイルLとに接続され、ドライブ回路Dr2により直流化された出力電圧信号Voutは負荷LOADに供給され、また抵抗分圧されたフィードバック信号Vfbを生成する。発振回路OSC1にはエラーアンプ出力信号Verrとともに、PWM/PFM決定回路10から切替え信号PWM/PFMが入力され、この切替え信号PWM/PFMのHigh、Lowに応じて発振動作モードを異ならせている。また、ドライブ回路Dr1への入力信号は、切替え信号PWM/PFMのHigh、Lowに応じてパルス幅変調信号Vcmp、あるいはワンショット回路Oneshotの出力のいずれかに切り替えられる。ドライブ回路Dr2への入力信号は、切替え信号PWM/PFMのHigh、Lowに応じてパルス幅変調信号Vcmp、あるいは接地電位GNDに切り替えられる。

[0040]

このDC-DCコンバータは、第1のフィードバック制御方式であるPWM制御と第2のフィードバック制御方式であるPFM制御とのいずれかに切替え可能に構成され、負荷LOADを流れる負荷電流が所定値を越えて小さくなる領域においてはPFM制御を選択するとともに、負荷LOADに供給される電圧レベルが変化するときは負荷電流の大きさにかかわらずPWM制御を選択するように構成されている。ここでは、PWM制御とPFM制御とでは回路動作が異なるため

に、DC-DCコンバータは切替え信号PWM/PFMが必要となる。そこで、PWM/PFM決定回路10で生成された切替え信号PWM/PFMを使って、発振回路OSC1の動作モードとマルチプレクサ回路Mux1, Mux2の入力を切り替えている。

[0.041]

なお、PWM制御動作のとき切替え信号PWM/PFMをHighとする。また、図1において、マルチプレクサ回路Mux1, Mux2は、それぞれ同じ回路構成である。

[0042]

図2は、図1のDC-DCコンバータにおけるマルチプレクサ回路の具体的な構成例を示す回路図である。

図2において、入力端子21には第1の入力信号「1」が、入力端子22には第2の入力信号「0」が供給される。P10,P11はPchトランジスタ(MOSFET)であり、N10,N11はNchトランジスタ(MOSFET)であり、これらは2組のアナログスイッチを構成している。入力端子23は、それぞれNchトランジスタN10とPchトランジスタP11のゲートに接続され、そこにはセット信号「s」が供給される。また、入力端子23は、インバータ回路inv1を介してそれぞれNchトランジスタN11とPchトランジスタP10のゲートに接続されている。

[0043]

ここで、図2に示すマルチプレクサ回路では、入力端子23に供給されるセット信号「s」がHighのとき、NchトランジスタN10とPchトランジスタP10が導通し、入力端子21に供給された入力信号「1」が出力信号「out」として出力される。その際、NchトランジスタN11とPchトランジスタP11がオフすることで入力端子22の入力信号「0」は遮断される。反対に、セット信号「s」がLowのときには、入力端子22に供給された入力信号「0」が出力信号「out」として出力される。

[0044]

図3は、図1のDC-DCコンバータにおける発振回路の具体的な構成例を示

す回路図である。

この発振回路OSC1は、オペアンプAmp2、マルチプレクサ回路Mux3、コンパレータCmp2, Cmp3、Pchトランジスタ(MOSFET)P3 \sim P7、Nchトランジスタ(MOSFET)N4 \sim N7、抵抗R4、ノアゲートNOR1, NOR2、及びコンデンサC3から構成されている。

[0045]

図3において、この発振回路OSC1を構成するオペアンプAmp2のマイナス入力には、マルチプレクサ回路Mux3からセレクト端子selへの入力信号電圧に応じて、内部基準電圧Vrosc、あるいは入力端子inからのエラーアンプ出力信号Verrのいずれか一方が印加される。マルチプレクサ回路Mux3は、図2で説明したマルチプレクサ回路Mux1,Mux2と同じ機能をもつ。このマルチプレクサ回路Mux3では、セレクト端子Sに供給される切替え信号PWM/PFMがPWMモードであるときは内部基準電圧Vroscを出力し、PFMモードのときはエラーアンプ出力信号Verrを出力する。

[0046]

オペアンプAmp2とPchトランジスタP3、抵抗R4の構成により、PWMモードのときに抵抗R4に流れる電流I3の大きさはVrosc/R4となり、PFMモードのときにはVerr/R4となる。また、PchトランジスタP4はPchトランジスタP3とゲートへの入力が共通であり、ゲート・ソース間電圧が等しいため、PchトランジスタP4のドレイン電流I4は抵抗R4に流れる電流I3にPchトランジスタP4とPchトランジスタP3のゲート幅/ゲート長の比をかけた値になる。このことは、他のトランジスタP3のゲート幅/ゲート長の比をかけた値になる。このことは、他のトランジスタP7及びNchトランジスタN7のゲートには、RSフリップフロップを構成するノアゲートNOR2に接続され、その出力信号Vcが供給される。RSフリップフロップの出力信号VcがHighのときNchトランジスタN7がオン、PchトランジスタP7がオフのためコンデンサC3からNchトランジスタN7、N6の経路で電流I7が放電される。RSフリップフロップの出力信号VcがLowのときNchトランジスタN7がオフ、PchトランジスタP7がオンのため、コンデン

サC3にPchトランジスタP6, P7の経路で電流 I6が充電される。

[0047]

コンデンサC3の充電電圧として出力される三角波信号Vosc1は、Vhosc>Vloscの関係にある内部基準電圧をそれぞれ入力する2つのコンパレータCmp2,Cmp3によって、その電位が監視されている。すなわち、RSフリップフロップの出力信号VcがLowのとき三角波信号Vosc1は電位が上がり、それが内部基準電圧Vhoscを超えた時点でコンパレータCmp2の出力がHighになって出力信号VcがHighに変わる。その後、三角波信号Vosc1は電位が下がり、それが内部基準電圧Vloscより低くなった時点でコンパレータVcmp3の出力がVfighになって出力信号Vcは再びVcowになる。

[0048]

図4に、三角波信号Vosc1の信号波形を示す。

この三角波信号Vosclは、下限値をVlosc、上限値をVhoscとするとき、その電位上昇の周期Trは、

 $Tr = C3 \times (Vhosc - Vlosc) / I6$

となる。また、同様にして電位下降の周期Tfは、

 $T f = C 3 \times (V h o s c - V l o s c) / I 7$

として表すことができる。ここで、電流 I 6, I 7 は電流 I 3 の大きさと比例 関係にある。したがって、三角波信号 V o s c 1 の発振周波数は、抵抗 R 4 の大きさ、内部基準電圧 V r o s c、あるいは入力端子 i n に印加されるエラーアンプ出力信号 V e r r の電圧値を変えることによって調整することが可能である。

[0049]

図 5 は、図 1 の D C - D - D

PWM/PFM決定回路10では、DC-DCコンバータのフィードバック制御方式をPWM制御とPFM制御のいずれかに決定する。そのためには、接続される負荷LOADの大きさの程度と、出力電圧信号Voutの変化が要求されているか否かの判定を行わなければならない。ここでは、PWM/PFM決定回路

10は、負荷判定回路51、出力電圧変化検出回路52、ノアゲートNOR3, NOR4、及びオアゲートOR1から構成されている。

[0050]

負荷判定回路 5 1 は、入力電源電圧 Vin、ドライブ回路 Dr 1 から出力されるゲート信号 Gp 1、電圧信号 Lx、エラーアンプ出力信号 Verr、及びパルス幅変調信号 Vcmpが供給され、しきい値Uth, Lthに基づいて2つのパルス信号 out ov, out udを出力している。このしきい値Uthは、PFM制御から PWM制御に移る際に負荷 LOADの大きさの判定基準とされ、しきい値Lthは PWM制御から PFM制御に移る際の基準とされる。ここでは、負荷判定回路 5 1 での安定した動作を保障するため、2 つのしきい値にはUth>Lthのようなヒステリシス特性を持たせている。負荷 LOADがしきい値Uthを超えると、パルス信号 out ovが Highになり、ノアゲート NOR3, NOR4で構成される RSフリツプフロツプの働きによって判定信号 req1が Highに保持される。また、負荷 LOADがしきい値Lthを下回ると、パルス信号 out udが Highになり、判定信号 req1が Lowに保持される。

[0051]

出力電圧変化検出回路52には、出力電圧制御信号Vcont、及び出力電圧信号Voutが供給され、出力電圧制御信号Vcontの変化があった時点から実際に出力電圧信号Voutの変化が収束する時点まで、判定信号req2をHighに保持する。これらの判定信号req1と判定信号req2はオアゲートOR1に入力され、そこで論理オア信号が生成され、それが切替え信号PWM/PFMとして出力される。したがって、負荷条件あるいは出力電圧の変化のいずれかによりPWM動作が要求されるときには、この切替え信号PWM/PFMはHighになる。

[0052]

図6は、PWM/PFM決定回路10における負荷変動及び出力電圧変化に対する切替え信号PWM/PFMの関係を示す図である。

PWM/PFM決定回路10では、負荷LOADが軽負荷で、かつ出力電圧信

号Voutの変化がないと判断されたときにのみ、切替え信号PWM/PFMは Lowになって、DC-DCコンバータではPFM制御が選択される。

[0053]

図7は、図5のPWM/PFM決定回路における負荷判定回路51の具体的な構成例を示す回路図である。

負荷判定回路51では、負荷LOADの大きさを出力用のPchトランジスタ P1に流れる電流Ipで判断する。この電流Ipを測るため、Pchトランジスタ P1のゲートへの入力とドレインとを共通にしたセンス用のPchトランジスタ P s を設けている。このPchトランジスタ P s のソースは、電流センス用抵抗R s を介して入力電源電圧Vinに接続される。Pchトランジスタ P 1 に電流Ipが流れると、Pchトランジスタ P s に電流Isが流れる。このとき電流センス用抵抗Rsに生じる電圧降下がゲート・ソース間電圧に対し充分小さくなるよう設定することにより、電流Isは電流Ipに比例した値となる。電流Isにより変化するソース電圧VsはコンパレータCmp5のマイナス入力端子に供給され、内部電圧源Es1が入力電源電圧VinとコンパレータCmp5のプラス入力端子の間に挿入される。その結果、ソース電圧VsはコンパレータCmp5において内部基準電圧(VinーVos1)と比較される。ここで、コンパレータCmp5の出力電圧をIcmpとする。

[0054]

この出力電圧Icmpはリセット端子付きのDフリップフロップDFF1のリセット端子Rに入力される。DフリップフロップDFF1は、パルス幅変調用コンパレータCmp1からのパルス幅変調信号Vcmpの立下りでHighを取り込むように構成され、その出力Q1は後段のDフリップフロップDFF2に、パルス幅変調信号Vcmpの立ち上がりで取り込まれる。DフリップフロップDFF2の出力Q2からは、アンドゲートAND1において遅延回路d1y1により遅延した信号の反転信号と出力Q2自身のアンド論理信号が形成され、パルス信号out_udとして出力される。

[0055]

また、エラーアンプ出力信号VerrはコンパレータCmp4を用いて内部基

準電圧Vrovと比較される。このコンパレータCmp4には、遅延回路dly 2とアンドゲートAND2とが接続され、遅延回路dly2により遅延した信号 の反転信号とコンパレータCmp4自身の出力とのアンド論理信号が、アンドゲートAND2からパルス信号out_ovとして出力される。

[0056]

つぎに、この負荷判定回路51の動作について説明する。

図8は、図7の負荷判定回路51の動作波形を示す図である。ここでは、負荷 電流が減ってきて、PWM制御からPFM制御に移る場合を表している。

[0057]

同図(a)は、エラーアンプ出力信号Verreと三角波信号Vosc1の変化を示している。ここでは、Vosc1>Verroとき出力段のNchトランジスタN1がオンし、Vosc1<Verroとき出力段のPchトランジスタP1がオンする。

[0058]

同図(b)は、チョークコイルしに流れるコイル電流ILの変化を示している。コイル電流ILは、PchトランジスタP1がオンしているときに増加し、NchトランジスタN1がオンしているときには減少する。図の左側に示される波形は負荷電流が大きい場合であり、右側に示される波形は負荷電流が小さい場合である。いずれも負荷電流は時間とともに減少している。

[0059]

同図(c)は、PchトランジスタPsのソースと電流センス用抵抗Rsとの接続点におけるソース電圧Vsの変化を示している。このソース電圧Vsは、PchトランジスタP1を流れる電流Ipに応じた電圧値となっている。NchトランジスタN1がオンの期間には、電流センス用抵抗Rsに電流が発生しないため、ソース電圧Vsは入力電源電圧Vinを維持する。PchトランジスタP1がオンして電流Ipが増加するにつれてソース電流Isも増え、ソース電圧Vsは低下してくる。

[0060]

同図(d)は、コンパレータCmp5の出力電圧Icmpの変化を示している

。同図(b)~(d)に示すように、チョークコイルLに流れるコイル電流ILがI11からIh1に増加するタイミングT1では、ソース電圧VsはA1からB1に低下し、コイル電流ILがI12からIh2に増加するタイミングT2では、ソース電圧VsはA2からB2に低下する。そして、ソース電圧Vsは内部基準電圧(Vin-Vos1)と比較され、ソース電圧Vsが低くなるときには、出力電圧IcmpがHighになる。すなわち、ソース電圧VsがA1からB1に移るタイミングT1では、内部基準電圧Vos1を超えたところで出力電圧IcmpはHighになる。しかし、ソース電圧VsがA2からB2に移るタイミングT2では内部基準電圧Vos1を超えないため、出力電圧IcmpはLowを維持したままである。

[0061]

同図(e)(f)(g)(h)は、それぞれパルス幅変調信号Vcmpの信号 波形、DフリップフロップDFF1の出力Q1、DフリップフロップDFF2の 出力Q2、パルス信号out_udを示している。

[0062]

DフリップフロップDFF1は、パルス幅変調信号Vcmpの各パルスの立下りタイミングでHighを取り込み、出力電圧IcmpのHighレベルでリセットされるため、出力電圧IcmpがHighにならなくなった時点で、出力Q1はHighを維持する。DフリップフロップDFF1の出力Q1は、さらにパルス幅変調信号Vcmpの立上りにおいてDフリップフロップDFF2で取り込まれ、出力Q2として出力される。出力Q2の立上り時にパルス信号out_udとして出力される。

[0063]

このように、負荷電流が時間とともに減少していく場合、Pchトランジスタ P1を流れる電流Ipのピーク値がある所定のレベルLthを下回ると、パルス 信号out__udが出力される。

[0064]

つぎに、負荷電流が増えてきて、パルス信号out_ovによってPFM制御からPWM制御に移る場合について説明する。PFM制御動作の状態で負荷LO

ADが重くなってくると、エラーアンプ出力信号Verrを高くして、スイッチング周波数を上げるようにフィードバック制御が働く。図7に示す負荷判定回路51から分かるように、エラーアンプ出力信号Verrの電圧値が高くなり内部基準電圧Vrovを超えると、コンパレータCmp4の出力がHighに変わる。コンパレータCmp4の出力を受ける遅延回路d1y2とアンドゲートAND2によりHighになった時点で、パルス信号out_ovとしてパルスが出力される。

[0065]

このように、負荷電流が時間とともに増加していく場合、Pchhランジスタ P1 を流れる電流 $Ipoピーク値がある所定のレベルUthを超えるとき、パルス信号 <math>out_ov$ が出力される。

[0066]

なお、これらのパルス信号を出力するしきい値となるUth, Lthは、切替え信号PWM/PFMが所定のヒステリシス特性をもつように、Uth>Lth
の関係に設定されている。

[0067]

図9は、図5のPWM/PFM決定回路における出力電圧変化検出回路52の 具体的な構成例を示す回路図である。

出力電圧変化検出回路52は、微分回路91,93、二乗回路92,94、及びセット付きDフリップフロップDFF3とから構成されている。微分回路91には出力電圧制御信号Vcontが供給され、その微分出力S1を二乗回路92により絶対値信号S2に変換している。また、出力電圧信号Voutは、微分回路93に供給され、その微分出力S3を二乗回路94により絶対値信号S4に変換している。二乗回路92,94は、それぞれDフリップフロップDFF3のセット端子sとクロック端子に接続されている。したがって、二つの絶対値信号S2,S4に基づいて出力電圧の変化に対応する判定信号req2が、DフリップフロップDFF3のQ信号として出力される。

[0068]

図10は、出力電圧変化検出回路52の各部動作信号波形を示している。出力

電圧制御信号Vcontの微分出力S1の絶対値をとることで、同図(d)に示すように出力電圧制御信号Vcontの変化時にHighとなる絶対値信号S2が得られる。出力電圧信号Voutについても同様に、出力電圧信号Voutの変化時にHighとなる絶対値信号S4を得る。そして、DフリップフロップDFF3を用いて、出力電圧制御信号Vcontを変えた直後から出力電圧信号Voutが変化していって、それが安定するまでの間、判定信号req2をHighに保持することができる。

[0069]

図11は、図9とは別の出力電圧変化検出回路の具体的な構成例を示す回路図である。

同図において、出力電圧変化検出回路52は、電圧源Es2,Es3、コンパレータCmp6,Cmp7、およびオアゲートOR2から構成されている。エラーアンプAmp1、位相補償用抵抗R1、位相補償用コンデンサC1は、図1のDC-DCコンバータを構成する増幅手段であって、出力電圧制御信号Vcontを基準電圧として負荷LOADに供給される電圧レベルに応じて変化するフィードバック信号との差電圧を増幅するものである。位相補償用抵抗R1の端子間に発生する電圧VR1は、電圧源Es2を介してコンパレータCmp6のプラス入力端子にオフセット電圧-Vofを加えて供給され、コンパレータCmp7のプラス入力端子にそのまま供給されている。また、フィードバック信号Vfbは、電圧源Es3を介してコンパレータCmp7のマイナス入力端子にオフセット電圧Vofを加えて供給され、コンパレータCmp6のマイナス入力端子にはそのまま供給されている。

[0070]

コンパレータCmp 6, Cmp 7の各出力信号Vcmp 6、Vcmp 7は、オアゲートOR 2に入力され、このオアゲートOR 2において出力電圧変化検出回路 5 2 の出力として判定信号 r e q 2 が生成される。

[0071]

つぎに、出力電圧変化検出回路52の動作について説明する。図12は、図1 1の出力電圧変化検出回路における各部の動作信号波形を示す図である。

[0072]

時刻t3で出力電圧制御信号Vcontを下げると、出力電圧信号Vout(同図(b))が下降を始めるとともに、エラーアンプAmp1の働きによってエラーアンプ出力信号Verrが下降するから、同図(d)に示すように、位相補償用コンデンサC1には逆方向の電流が流れる。これにより、位相補償用抵抗R1には電圧降下VR1が生じる。そして、時刻t4で出力電圧信号Voutが安定すると、エラーアンプ出力信号Verrも一定の値になって、位相補償用コンデンサC1に流れていた電流が停止し、位相補償用抵抗R1での電圧降下VR1も0となる。コンパレータCmp7は、電圧降下-VR1に対してオフセット電圧Vofを越える期間だけ出力信号Vcmp7に矩形電圧波形を生じる。

[0073]

コンパレータCmp6, Cmp7の各出力信号Vcmp6、Vcmp7に基づいて、オアゲートOR2から出力される検出信号req2は、出力電圧変化の検出信号として、出力電圧信号Voutの変化時にHighとなる。

[0074]

このように図11に示す電圧変化検出回路52では、増幅手段であるエラーアンプAmp1から出力されるエラーアンプ出力信号VerrとエラーアンプAmp1へのフィードバック信号Vfbとのバランスに基づいて、負荷LOADに供給される電圧レベルの変化を検出することができる。言い換えれば、出力電圧を

レギュレートするエラーアンプAmp1の入出力端子間に設けた位相補償用抵抗R1に対して、電流が発生していない場合にはバランスしている状態とみなして、出力電圧信号Voutは一定であると判断している。これに対して、位相補償用抵抗R1に対して電流が発生しているときは、バランスしていない状態であって、出力電圧信号Voutに変化が生じているものとみなすことができる。

[0075]

図13は、負荷電流が急激に変動した場合の出力電圧変化検出回路における各 部の動作信号波形を示す図である。

ここでは、出力電圧制御信号Vcontは変化しないまま一定に保たれているが、負荷電流が時刻t1で急激に減少し、その後、時刻t3で急激に上昇する場合の、図11に示す出力電圧変化検出回路52の動作信号を説明する。ここでも、オフセット電圧Vofの大きさに応じて、一定以上の急激な負荷電流の変化が検出されることにより、オアゲートOR2から出力される検出信号req2がHighになって、DC-DCコンバータのフィードバック制御方式がPFMからPWMに切り替えられる。

[0076]

つぎに、図1に示したDC-DCコンバータの動作について説明する。

切替え信号PWM/PFMがHighのときは、発振回路OSC1は一定の周波数の三角波信号Vosc1を出力する。マルチプレクサ回路Mux1, Mux2はそれぞれパルス幅変調用コンパレータCmp1の出力をドライブ回路Dr1, Dr2に伝える。したがって、切替え信号PWM/PFMがHighのときは通常のPWM制御と同じ制御動作を行う。

[0.077]

切替え信号PWM/PFMがLowのときは、発振回路OSC1はエラーアンプ出力信号Verrに応じた発振周波数の三角波信号Vosc1を出力する。PchトランジスタP1のゲート信号には、パルス幅変調用コンパレータCmp1の出力をトリガー入力とするワンショット回路Oneshotの出力が使用される。NchトランジスタN1のゲート信号は接地電位GNDに固定され、NchトランジスタN1は常にオフ状態となり、接地電位GNDとチョークコイルLの

間には、NchトランジスタN1の基板ダイオードD2が電流経路として存在する。したがって、この場合のDC-DCコンバータの構成は図19に示したDC-DCコンバータと同じ構成となり、同じPFM制御動作を行うものとなる。

[0078]

以上のことから、出力電圧信号Voutに変化がなく、req2=Lowo場合に、重負荷(req1=High)では切替え信号PWM/PFMがHigh となってDC-DCコンバータはPWM動作を行い、軽負荷(req1=Low)のときはPFM動作に切り替わる。したがって、DC-DCコンバータのスイッチング損失を少なくして、広い負荷範囲において高い変換効率が維持できる。

[0.079]

つぎに、出力電圧信号Voutが変化して、req2=Highとなる場合を考えると、重負荷(req1=High)では出力電圧信号Voutの変化にかかわらずPWM動作を続けるから、短い期間で出力電圧信号Voutの変化に追従した制御を行うことができる。

[0080]

図14は、PWM制御において出力電圧信号Voutが変化する様子を示す信号波形図である。

出力電圧制御信号Vcontを時刻t1で上げ、時刻t3で下げる。このことに伴い出力電圧信号Voutは電位Vout1から電位Vout2まで時間Tr2をかけて上昇し、電位Vout2から電位Vout1まで時間Tf2をかけて下降する。平滑コンデンサCoutに対する電流は、出力電圧信号Voutの増減に伴い平滑コンデンサCoutの電荷が増減するための電流と、負荷電流との和である。簡単のため、負荷電流は出力電圧信号Voutの大きさにかかわらず一定とする。平滑コンデンサCoutの電荷を増減するため電流の流れ込みと吐き出しが生じる。

[0081]

この流れ込みの電流値Icrg1は、

Icrg1=Cout×(Vout2-Vout1)/Tr2と表すことができる。また、吐き出し電流Idis1は

Idis1=Cout \times (Vout2-Vout3)/Tf2

と表すことができる。これらの式から、出力電圧信号Voutの変化時間を短縮するためには電流値を速く、かつ大きく変化させることが必要となる。

[0082]

出力段のトランジスタ(MOSFET)N1,P1と、チョークコイルしとを介して平滑コンデンサCoutを充放電するときの電流波形は、出力電圧信号Voutの電位を変えるために必要な充放電と負荷電流との和の電流を中心にしたスイッチング電流波形となる。PWM制御ではスイッチタイミング毎にデューティ比を変えているために比較的短時間で電流値を増減させることが可能である。また、スイッチング周波数を高くすることによって、より短時間に電流値を変えることが可能となる。さらに、出力電圧を下げるときに平滑コンデンサCoutからNchトランジスタN1を介して接地電位GNDにマイナスの電流を放電することで、早い電圧降下が可能となる。

[0083]

つぎに、出力電圧信号V o u t が変化して r e q 2 = H i g h となる場合であって、しかも軽負荷(すなわち、 r e q 1 = L o w)のときの動作について説明する。

[0084]

図15は、図1のDC-DCコンバータの軽負荷時における出力電圧の変化を示す波形図である。

時刻 t Oにおいて出力電圧信号 V o u t は変化前であるため、判定信号 r e q 2 と切替え信号 P W M / P F M は L o w であり、 D C - D C コンバータは P F M 動作を行っている。そのため、チョークコイル L を流れるコイル電流 I L は不連続になっている。

[0085]

出力電圧制御信号Vcontが高く変化する時刻t1で判定信号req2と切替え信号PWM/PFMはHighになり、PWM動作に移る。コイル電流ILは連続的に流れるようになり、平滑コンデンサCoutに流れ込む電流の平均値が著しく大きくなるため、出力電圧信号Voutを短期間に上昇させることがで

きる。出力電圧信号Voutの変化が終了する時刻t2以降はPFM動作に戻り、低消費動作を続ける。

[0086]

出力電圧制御信号Vcontが低く変化する時刻t3でPWM動作に移ると、コイル電流ILは連続的に流れ、かつ電流の一部あるいは全体がマイナスの値になる。コイル電流ILがマイナスのときは、平滑コンデンサCoutの電荷がチョークコイルLを介して放電する方向を示す。したがって、通常のPFM動作では、マイナスの電流を流せないため出力電圧信号Voutを下げるときは、平滑コンデンサCoutと負荷電流の時定数より短い時間で低下できなかったが、この発明のDC-DCコンバータでは出力電圧信号Voutを短期間に低下させることが可能となる。出力電圧信号Voutの変化が終了する時刻t4以降は再びPFM動作に戻り、低消費動作を続ける。

[0087]

図16は、図1のDC-DCコンバータに出力電圧変化検出回路として図11 に示す回路を使用した場合における負荷電流の急変時での出力電圧の変化を示す 波形図である。

[0088]

時刻tOにおいては、負荷電流Ioutが小さいために、判定信号req2と 切替え信号PWM/PFMはLowであり、DC-DCコンバータはPFM動作を行っている。そのため、チョークコイルLを流れるコイル電流ILは不連続になっている。

[008.9]

負荷電流 I o u t が急激に減少する時刻 t 1 では、出力電圧信号 V o u t が上昇する。このとき、判定信号 r e q 2 と切替え信号 P W M / P F M は H i g h になって P W M 動作に移り、コイル電流 I L は連続的に流れるようになる。したがって、P F M 制御の場合に比較して、出力電圧信号 V o u t を短期間に収束させることができる。出力電圧信号 V o u t の変化が終了する時刻 t 2 以降は再び P F M 動作に戻り、低消費動作を続ける。

[0090]

負荷電流 I o u t が急激に増加する時刻 t 3 では、出力電圧信号 V o u t が下降する。このとき P W M 動作に移ることによって、コイル電流 I L は連続的に流れる。したがって、出力電圧制御信号 V c o n t が変化しないで、負荷に流れる電流 I o u t が変わった場合にも、この発明の D C - D C コンバータでは出力電圧信号 V o u t を短期間に収束させることが可能となる。出力電圧信号 V o u t が収束する時刻 t 4 以降には、再び P F M 動作に戻り、低消費動作を続ける。

[0091]

【発明の効果】

以上に説明したように、この発明によれば、PWM/PFM切替え機能を有するDC-DCコンバータにおいて、広い負荷範囲において高い効率を維持して、しかも軽負荷条件でPFM動作を行っているときでも出力電圧を高速に変化できる。

【図面の簡単な説明】

【図1】

この発明のDC-DCコンバータの一例を示す回路図である。

【図2】

図1のDC-DCコンバータにおけるマルチプレクサ回路の具体的な構成例を 示す回路図である。

【図3】

図1のDC-DCコンバータにおける発振回路の具体的な構成例を示す回路図である。

【図4】

図3の発振回路から出力される三角波信号を示す信号波形図である。

【図5】

図1のDC-DCコンバータにおけるPWM/PFM決定回路の具体的な構成例を示す回路図である。

【図6】

図5のPWM/PFM決定回路における負荷変動及び出力電圧変化に対する切替え信号PWM/PFMの関係を示す図である。

【図7】

図5のPWM/PFM決定回路における負荷判定回路の具体的な構成例を示す 回路図である。

【図8】

図7の負荷判定回路における各部の動作信号波形を示す図である。

【図9】

図5のPWM/PFM決定回路における出力電圧変化検出回路の具体的な構成例を示す回路図である。

【図10】

図9の出力電圧変化検出回路における各部の動作信号波形を示す図である。

【図11】

図9とは別の出力電圧変化検出回路の具体的な構成例を示す回路図である。

【図12】

図11の出力電圧変化検出回路における各部の動作信号波形を示す図である。

【図13】

負荷電流が急激に変動した場合の出力電圧変化検出回路における各部の動作信 号波形を示す図である。

【図14】

図1のDC-DCコンバータをPWM制御する場合の出力電圧信号が変化する 様子を示す信号波形図である。

【図15】

図1のDC-DCコンバータの軽負荷時における出力電圧の変化を示す波形図である。

【図16】

図1のDC-DCコンバータにおける負荷電流の急変時での出力電圧の変化を示す波形図である。

【図17】

PWM制御方式の降圧DC-DCコンバータの一例を示す回路図である。

【図18】

図17の降圧DC-DCコンバータにおけるPWM制御の動作波形を示す波形図である。

【図19】

PFM制御のDC-DCコンバータの一例を示す回路図である。

【図20】

PFM制御のDC-DCコンバータにおける動作波形を示す波形図である。

【図21】

PFM制御において出力電圧信号の変化する様子を示す信号波形図である。

【符号の説明】

Amp1 エラーアンプ

R 1 位相補償用抵抗

C1 位相補償用コンデンサ

R2. R3 帰還抵抗

OSС1 発振回路

Сmp1 パルス幅変調用コンパレータ

P1 Pchトランジスタ (MOSFET)

L チョークコイル

Dr1, Dr2 ドライブ回路

N1 Nchトランジスタ (MOSFET)

Cout 平滑コンデンサ

LOAD 負荷

Oneshot ワンショット回路

Mux1. Mux2 マルチプレクサ回路

D1 還流ダイオード

10 PWM/PFM決定回路

Vfb フィードバック信号

Vcont 出力電圧制御信号

Vout 出力電圧信号

Verr エラーアンプ出力信号


Voscl 三角波信号Vin 入力電源電圧PWM/PFM 切替え信号Vcmp パルス幅変調信号



【書類名】


図面

【図1】







【図2】












【図5】




あり	PFM	PFM
High)	gh	gh
変化あり	PWM/PFM	PWM/PFM
(req2=High)	=High	=High
変化なし	PWM/PFM	PWM/PFM
(req2=Low)	=Low	—High
出力電圧負荷状態	軽負荷 (req1=Low)	重負荷 (req1=High)

【図 7[°]】







【図9】




[図10]



【図11】





【図12】




【図13】









【図15】






【図17】


£ 6.




【図18】




【図19】



【図20】





【書類名】

要約書

【要約】

【課題】 広い負荷領域において高効率を維持すると同時に、軽負荷条件下でも 出力電圧信号の応答性を低下させない。

【解決手段】 DC-DCコンバータは、第1のフィードバック制御方式である PWM制御と第2のフィードバック制御方式であるPFM制御とのいずれかに切替え可能に構成され、負荷LOADを流れる負荷電流が所定値を越えて小さくなる領域においてはPFM制御を選択するとともに、負荷LOADに供給される電圧レベルが変化するときは負荷電流の大きさにかかわらずPWM制御を選択するように構成されている。ここでは、PWM制御とPFM制御とでは回路動作が異なるために、DC-DCコンバータは切替え信号PWM/PFMが必要となる。そこで、PWM/PFM決定回路10で生成された切替え信号PWM/PFMを使って、発振回路OSC1の動作モードとマルチプレクサ回路Mux1, Mux2の入力を切り替えている。

【選択図】

図 1

出願人履歴情報

識別番号

[000005234]

1. 変更年月日

1990年 9月 5日

[変更理由]

新規登録

住 所

神奈川県川崎市川崎区田辺新田1番1号

氏。名

富士電機株式会社